マイクロ・ナノエレクトロニクス材料

マイクロ・ナノエレクトロニクス技術

Aldrich Materials Science Catalog, 2004-2005, pp 573.

はじめに

電子デバイスがより小型化するのに伴い、研究者はより小さなスケールで電子材料を正確に堆積させる技術を開発し続けなくてはなりません。マイクロエレクトロニクス産業では、材料を精密に、時には原子レベルでの厚さで積層させるさまざまな技術が利用されています。

バリア材料と前駆体化合物

シリコン半導体デバイスの製造工程では、配線金属とシリコンを分離したり、金属の拡散を防いだりするためにバリア層(拡散防止膜)を堆積させます。遷移金属の窒化物(TaN、TiN、NbN)または金属の窒化ケイ酸塩は、マイクロエレクトロニクス・デバイスの超大規模集積回路における銅またはアルミニウムとシリコン間のバリア層として広く用いられています1。バリア材には、以下のような非常に厳しい条件が要求されます。

  • 金属やシリコンがバリア層を拡散するのを防ぐ
  • 配線金属やシリコン基板と反応しない
  • デバイスの製造工程および動作環境で安定である
  • 抵抗が低い
  • 下地材料や堆積した金属層との接着性に優れる

窒化チタン(TiN)は最も研究が進んでいるバリア材料で、現在(2004年時点)、集積回路に使用されています。しかし、窒化チタンにはいくつかの問題点があり、おそらく今後の微細化の要求には応えることができない(銅の拡散によるデバイスの誤動作など)と考えられています。近年いくつかの他の材料と共に、窒化タンタルがバリア材料として注目されています2-4

Ta TaNx WNx TiSixNy WSixNy WBxNy5

文献によると、窒化タンタルは、窒化チタンより優れた物理特性を有しています。高融点、高硬度、および高伝導性を有し、銅-タンタル化合物や銅-窒化物を形成しないため、Cuに対して熱力学的に非常に安定しています6, 7。TiNと比較するとTaNの粒界は不規則なことが多いのですが、CVD(chemical vapor deposition)で蒸着したTiN膜は通常、円柱状の結晶構造をしています8。この不規則な粒界構造のために、TaNはTiNより効率的に銅の拡散を防いでいる可能性が高いと考えられています。

バリア層の堆積にはいくつかの種類の技術が使用されます。反応性スパッタリングは最も古い技術で、窒化タンタル膜の作製でこれまで主に使用されてきたプロセスです。スパッタによる薄膜は一般に不純物をほとんど含まず、抵抗も低いのですが、ステップ・カバレッジが低くなります。現在では、化学気相成長法(CVD)が、さまざまな応用分野で金属窒化物層を堆積するために使用されている主要な技術です。CVDによって作製した膜は、物理気相成長法(PVD:physical vapor deposition)のものより均質性が格段に優れています。

金属ハロゲン化物を使用する従来のCVDプロセスは高温を必要とします(例えば、TaCl5を前駆体として蒸着によって窒化タンタルTaN薄膜を得るには900℃が必要です)9。この代替方法として、MOCVD(metal organic chemical vapor deposition)前駆体10, 11を用いたり、低温プラズマ化学気相成長法(PECVD:plasma-enhanced chemical vapor deposition)による製膜方法があります。さらに、原子層蒸着法(ALD:atomic layer deposition)やその改良法は、層の厚さや均一性をうまく制御でき、良好なステップ・カバレッジをもたらし、蒸着温度も比較的低く抑えることができます。遷移金属の窒化物薄膜に関しては、拡散バリア以外への応用の可能性についても検討されています。その例として、例えばTaNは薄膜抵抗や銅の酸化に対する保護層4としてや、酸化タンタル(V)(Ta2O5)が誘電材料として使用されているダイナミック・ランダム・アクセス・メモリー(DRAM)ストレージキャパシター向けの電極材料12、NiFeCo/TaN/NiFeCo不揮発性磁気ランダム・アクセス・メモリーの非磁性中間層13などが挙げられます。

上記以外にも、TaN膜は高い安定性とピエゾ抵抗特性を有するために、高温セラミック圧力センサーや硬質・保護コーティングとしても検討されています。バリア蒸着プロセスで使用される前駆体物質には金属、金属ハロゲン化物、金属カルボニル、金属アミドなどが用いられています8, 12

High-k誘電体材料

半導体産業が約半世紀前に始まって以来、半導体集積回路はシリコンの特性を基礎としてきました。特に重要な性質はSi/SiO2/金属の材料堆積の電気的安定性であり、これを基にマイクロエレクトロニクスにおける基本構造であるキャパシター(図1)が定義されます。集積回路の微細化には、その構成要素を小型化しなくてはなりません。この絶え間ない小型化によりプロセス速度の点でチップ性能が向上し、より安価で大容量のメモリーの作製が可能になりました。これまで小型化の限界は主として技術的な理由でしたが、集積化が進んだ現在、シリコン自体の性質がデバイス・サイズのさらなる小型化を制限するようになっています。

代表的な集積回路の断面図

図1 代表的な集積回路の断面図。挿入図は、ゲート・キャパシター構造を形成するSi/SiO2/金属の積層構造の詳細

シリカ(二酸化ケイ素、SiO2)の限界は、電気絶縁体としての能力、つまり誘電バリア性にあります。材料の誘電強度の指標には誘電率 k (SiO2ではk = 4、SiOxNyではk = 5~6)があります。次世代の半導体デバイスで採用される設計寸法では、キャパシターの誘電層の厚さは、シリカ誘導体材料が効果的な絶縁体として振る舞えるだけの十分な強度を持てないほど薄くなります。その結果、電流が誘電層をリークし、キャパシターは放電してしまいます。小型化する上で避けて通れないこの問題の解決方法として、ゲート電極とDRAMストレージキャパシターの両者で使用される誘電膜材料に、より高いk 値をもつ代替材料を用いることが検討されています。特にDRAM向けの、前周期遷移金属の酸化物やケイ酸塩(例えば、チタン、ジルコニウム、ハフニウムの酸化物、TiO2, k = 60; ZrO2, k = 23; HfO2, k = 20; 酸化タンタルTa2O5, k = 25)の他、複合金属酸化物(例えばチタン酸バリウムストロンチウム, BST, k = 300)がその例です。概念的には単純ですが、実用的、商業的観点から見るとSiO2ベースの材料の代替にはさまざまな問題が存在しています。いかに優れた製膜技術であろうとも、コストの問題に加えて、材料のパターニングや誘電体と接する物質との界面安定性(いわゆる「integration questions」)といった難問は、現時点でもほとんど解決されていません。

新規High-k材料の鍵となる材料特性には、高い誘電率または誘電定数、トンネル現象を防ぐバリア特性、シリコンとの直接接触における安定性、良好な界面の質(平坦性)、優れた膜モルフォロジーがあります。誘電材料はまた、ゲート材料との親和性やプロセスとの親和性、高い信頼性が必要です。トランジスターのさらなる小型化には、酸化物ゲート誘電体を代替するHgih-k材料の開発が急務です。

酸化物/窒化物薄膜の理論的な膜厚の限界は7Åと考えられますが、ゲートリークまたは信頼性の点から、実用的にはおそらく12Å程度です。高誘電率(High-k)ゲート誘電体(例えば、HfSixOy, ZrSixOy, Si3N4)でSiO2を代替するには、さまざまな課題があります。シリカを効率的に代替するには、High-kゲート誘電体が低いリーク電流を示し、静電容量と性能の面でSiO2と同等以上であり、製膜工程が全体のデバイス作製プロセスの中に集約可能であり、動作環境下にて十分な信頼性がなくてはなりません。

キャンベルらの、TiO2、ZrO2、およびHfO2の蒸着に関する研究では、硝酸塩前駆体M(NO3)4(M = Ti、Zr、Hf)を用いた、CVD法で製膜が行われています。蒸着層と基板界面の物理的、電気的特性から、ジルコニウムとハフニウムの酸化物がゲート材料の候補物質として挙げられています15

ITRS(国際半導体技術ロードマップ)のデータによると、ゲート材料として最適な候補はk が10~25の範囲の材料であり、メモリー・キャパシター向け材料は、それよりはるかに大きなk値が必要です。表1にいくつかのHigh-k誘電体候補材料の特性を示します。

表1 High-k誘電体候補物質とその特性

物質名 誘電率 k バンドギャップ
Eg (eV)
Siに対する
伝導帯オフセット Ec (eV)
結晶構造
SiO2 3.9 8.9 3.2 Amorphous
Si3N4 7.5 1 2 Amorphous
Al2O3 9 8.7 2.8 * Amorphous
Y2O3 15 5.6 2.3 * Cubic
La2O3 30 4.3 2.3 * Hexagonal, cubic
Ta2O5 26 4.5 1-1.5 Orthorhombic
TiO2 80 3.5 1.2 Tetragonal (rutile, anatase)
HfO2 25 5.7 1.5 * Monoclinic, tetragonal, cubic
ZrO2 25 7.8 1.4 * Monoclinic, tetragonal, cubic

* Yoon, D.-S.; Roh, J.S. Critical Rev. Solid State Mat. Sci., 2002, 27, 143.

蒸着技術

High-k材料や金属酸化物、ケイ酸塩の蒸着には、いくつかの方法があります。物理気相成長法や分子線蒸着などの物理的製膜法は、ウエハのスループットと膜の均一性の制御に難点があります。スパッタリング技術を使用すると不純物混入、均一性、組成制御、または基板損傷が起こります。化学溶液蒸着は薄膜作製(比較的厚い膜には非常に効果的です)には用いません。一方、化学気相成長法(CVD:chemical vapor deposition)、特に原子層堆積法(ALD:atomic layer deposition)は薄膜蒸着に非常に有効な方法です。これらの蒸着法ではまず、気相中の前駆体がウエハ表面に輸送され、そこで化学反応が起こったあと、固体組成物が薄膜として残り、揮発性の共生成物が生成し、反応容器の外に放出されます。

原子層堆積法(ALD)

原子層堆積法(ALD)は、原子レベルの精度を持つ薄膜を蒸着するための、原子層を1層ごとに積層する表面制御方法です。表面の化学反応が飽和状態であることで、連続プロセスで各原子層を積層できます。

揮発性前駆体と表面の間の化学吸着は、前駆体の凝集や表面からの離脱が起こらないように、反応温度を注意深く制御することによって可能となります。表面を飽和状態にするために、前駆体の添加量を高いレベルで保ちます。一般に、金属酸化物のような2成分系の膜の作製では、反応サイクルは2つの反応ステップから構成されます。最初のステップで金属化合物前駆体が表面と反応し、次のステップで錯体が酸素前駆体と反応します。各ステップ間でパージすることで、過剰な前駆体と反応副生成物を取り除きます。

ALDプロセスの代表的な例としてトリメチルアルミニウム(TMA)の水との反応を図2に示します。

TMAと水との反応

図2 トリメチルアルミニウムの水との反応

TMAと酸化したシリコン表面の反応の最初のステップ(図3)では、表面の水酸基と酸素がAl-C結合と反応し、Si-O-Al結合が形成されます。

TMAと酸化したシリコン表面の反応

図3 トリメチルアルミニウムと酸化したシリコン表面の反応

次に、水がアルミニウム-メチル基と反応し、水酸基が表面上に再生成してメタンを放出します(図4)。

表面アルキルアルミニウム基とウエハの反応

図4 表面アルキルアルミニウム基とウエハの反応

自己制御可能な製膜方法であるALCVDにはいくつかの利点があります。まず、膜厚は、反応サイクル数を制御することによって直接的に制御できるため、超薄膜の制御成長が可能となります。つぎに、前駆体化合物は飽和量まで化学吸着するため、変形部を含む複雑な表面であっても、大面積にわたり均一かつ均質な化学量論的薄膜が形成されます。さらに、1層ごとに成長させるため、各ステップの後に材料を変更することもできます。したがって、多成分膜(例えば、電気特性の調整に使用される、いわゆるナノラミネートまたは混合酸化物)を蒸着できる可能性があります16

望む組成の薄膜を得るには、CVDやALDのいずれを用いるにしても、揮発性を持つ高純度の前駆体物質が必要となります。蒸着に用いられる優れた前駆体は自身が揮発性であるだけでなく、分解によって生成する気体または揮発性の高い副生成物と共に、その分解ルートが予測可能でなくてはなりません。これらの要件のすべてを満たすように有機金属前駆体をデザインすることが必要です。

このように、この製膜プロセスを用いるには多種多様な前駆体化合物(前周期遷移金属とランタニドアルキル、アミド、アルコキシド、β-ジケトナート、硝酸塩など)を用意しておく必要があります。アルドリッチは、産学を代表する研究者と共同研究を行い、多種多様な前駆体化合物を合成してきました。これらの前駆体化合物は、多くの場合金属ベースで99.9999%まで精製され、ICP、多核NMR、GC、ICP-MSを含むさまざまな分析手法で品質を確認しています。これらの化合物は試験研究用に、電解研磨したステンレス鋼シリンダ容器にてご提供が可能となっています。

ALD/CVD関連製品については左記のページもご参考ください。

References

  1. Kaloyeros, A.E.; Eisenbraun, E. Annu. Rev. Mater. Sci., 2000, 30, 363.
  2. Chen, G.S.; et al. Thin Solid Films, 1999, 353, 264.
  3. Min, K.-H.; et al. J. Vac. Sci. Technol. B, 1996, 14, 3263.
  4. Chuang, J.-C.; Chen, M.-C. J. Electrochem. Soc., 1998, 145, 3170.
  5. Danek, M. Metal Barriers for Advanced Cu Interconnect Application., 11th Dielectric and CVD Metallization Symposium, San Diego, March 2000.
  6. Ramberg, C.E.; et al. Microelectron. Eng, 2000, 50, 357.
  7. CRC Handbook of Chemistry and Physics, 71th ed., D. Lide, Ed., p.4-109, CRC Press, Boston (1990-1991).
  8. Winter, C.H. Aldrichimica. Acta, 2000, 33(1), 3. (PDF: 1.97MB)
  9. Takahashi, T.; et al. J. Less-Common Met., 1977, 52, 29.
  10. Tsai, M.H. et al. Appl. Phys. Lett., 1995, 67, 1128.
  11. Chiu, H.-T.; Chang, W.-P. J. Mater. Sci. Lett., 1992, 11, 96.
  12. Chaneliere, C.; et al. Mater. Sci. Eng. Rep., 1998, R22, 269.
  13. Yeh, T.; et al. IEEE Trans. Magn., 1997, 33, 3631.
  14. Ayerdi, I.; et al. Sens.Actuators, 1997, A 60, 72.
  15. Vogel, E.M.; High-k Gate Dielectrics, MRS Workshop, New Orleans, LA., June 1-2, 2000.
  16. R. G. Gordon, R.G.; et al. Atomic Layer Deposition-Conference, AVS, Monterey,CA,. May 14-15 2001.
Redi-Driのご案内