グラフェン

グラフェン電界効果トランジスタチップ

グラフェンFETチップ(GRFETS10/S20)

グラフェン電界効果トランジスタ(GFET)は、周囲の環境に対してこれまでにない感度を持ち、さまざまなセンシング応用に最適な変換デバイスです。用途に応じて、GFETは特定の刺激に対してのみ感度が向上するように調整することができ、光センサー、磁気センサー、バイオセンサーなどの分野で優れた性能を示しています。最先端グラフェンデバイスを使用することで、研究初期での高品質GFETを製造するという負担をかけずに、アプリケーション主導の研究を可能にします。

Graphene FET chip S10(GRFETS10-1EAデバイスレイアウト詳細

このGFETチップは、36個のグラフェンデバイスをチップ上にグリッド状に配置したものです。30個のデバイスはホールバー形状で、6個のデバイスは2プローブ形状です。ホールバー型デバイスは、ホール測定のほか、4プローブ、2プローブ測定にも使用できます。さまざまな寸法のグラフェンチャネルがあり、デバイスの特性を系統的に調べることができます。デバイスはカプセル化されておらず、機能化することができます。

Graphene FET chip S20(GRFETS20-1EAデバイスレイアウト詳細

グラフェンFET-S20チップは、液体媒体中での測定用に設計されています。このチップには12個のグラフェン素子が搭載されており、劣化を防ぎリーク電流を低減するために金属パッドに封止を施し、チップの外周付近にはプローブパッドが配置されています。また、チップ中央部には非封止電極を搭載しており、外部のゲート電極を必要とせずに液体ゲーティングを行うことができます。

 

GRFETS10

GRFETS20

Chip dimensions 10 mm x 10 mm
Chip thickness 675 µm
Number of GFETs per chip 36 12
Gate Oxide material: SiO2
Gate Oxide thickness: 90 nm
Resistivity of substrate: 1-10 Ω・cm
Metallization: Chromium (2 nm) / Gold (50 nm) Chromium (2 nm) / Gold-Palladium (50 nm)
Graphene field-effect mobility: >1000 cm2/V・s
Encapsulation: NA 50 nm Al2O3 + 100 nm Si3N4
Dirac point: < 50 V < 50 V (back gating)
< 10 V (liquid gating)
Minimum working devices >75%

アプリケーション

  • グラフェンデバイス研究
  • グラフェン上に堆積した活物質のためのFETを用いたセンサー研究
  • 化学センサー、バイオセンサー、磁気センサー
  • バイオエレクトロニクス
  • 光検出器

ユーザープロトコル

基本的な取扱方法

GFETに使用されているグラフェンは、高品質の単層CVDグラフェンであり、外部要因による損傷を受けやすい性質を持っています。デバイスの品質を維持するために、下記事項にご注意ください。

  • GFETチップを取り扱う際には、ピンセットがデバイス領域に接触しないように注意してください。金属製ピンセットは、チップのエッジや表面を傷つける可能性がありますので、避けてください。
  • 敏感な電子機器として扱い、静電気対策を行ってください。
  • 周囲からの未知種の吸着を最小限に抑えるために、不活性雰囲気または真空下で保管するのが理想的です。
  • GFETダイ(die、チップ)を超音波処理しないでください。
  • GFETダイにはプラズマ処理を行わないでください。
  • GFETダイを強い酸化性試薬にさらさないでください。

ドーピング還元処理

SiO2上のグラフェンは、空気に曝された後、水分子や他の化学種の吸着により、ディラック点が正のゲート電圧方向にシフトし、ディラック電圧が推奨ゲート電圧の範囲外に位置してしまい、しばしばpドープされます。また、伝達曲線のforwardとbackwardの掃引に大きなヒステリシスが観測されます。

グラフェンFETチップをアセトンに少なくとも12時間浸漬すると、ドーピングが減少します。その後、チップをIPAで直ちに洗浄し、ArまたはN2ガンで適切に乾燥させ、すぐに測定装置に導入します。この処理の効果を維持するために、電気的特性評価は不活性雰囲気または真空中で行う必要があります。

さらに、低湿度環境(N2キャビネット、デシケーター、真空)での保管を強く推奨します。

GRFETS10

2プローブデバイス

本デバイスでは、2つの電圧を同時に印加して電界効果測定を行うことができます。

  • ソース・ドレイン電圧(VSD):2つのプローブ(ソースとドレイン)の間に印加され、一方は接地されています(図1a参照)。VSDは、グラフェンチャネルを介した電荷キャリアの輸送を可能にし、それに伴うソース・ドレイン電流(ISD)が発生します。所望のISD出力を得るために、VSDを変化させることができます(図1b参照)。
  • ゲート電圧(VG):基板上のシリコン(Si)に印加され、グラフェンチャネル上に電場を形成し,グラフェン伝導率を変調します(図1c)。

シリコンへのコンタクトは、チップ隅の厚さ90 nmのSiO2にダイヤモンドペンで傷をつけることで上面から接触させるか、またはプローブステーションチャックを使用してチップの下面から接触させるかのいずれかの方法によって行います。

2プローブデバイスの概略図と特性

図1 a) 対応する電気的測定構成を持つ2プローブデバイスの概略図、b) 室温、真空中で測定した代表的な出力曲線、c) VSD=20 mVで測定した代表的な伝達曲線(bと同じ測定条件)

ホールバーデバイス

  • 電界効果測定

    2プローブGFET測定の一般的な変更点は、2つの外側接点間にソース・ドレイン電圧VSDを印加し、それら2つの接点間の電流を測定し、さらに2つの追加の内側接点V12を使用して、グラフェンチャネルを直接横断する電圧を測定することです(図2参照)。その利点は、グラフェン-金属界面の電圧降下を含まずに、グラフェンチャネルの抵抗だけを測定できる点にあります。

    グラフェン-金属界面の抵抗はVGに依存しますが、グラフェンチャネルの抵抗と同じようには依存しないため、4プローブでグラフェンチャネルの抵抗を直接測定することで、印加されるゲート磁場や表面電荷の変化に対してより高い感度を得ることができます。

    4プローブ測定のスキーム

    図2 ホールバーデバイスにおける4プローブ測定のスキームと対応する電気的測定構成

    グラフェンの抵抗率は通常、表面抵抗(シート抵抗)で表されます。RCHはグラフェンチャネルの抵抗、WL1はグラフェンチャネルの幅と長さを示します。

    式1

    電界効果移動度(μFE)は、以下の式を用いて算出することができます。

    式2

    ここで、

    • =dσ/dVGはトランスコンダクタンスであり、σ=1/RSです。
    • CSiO2は、厚さ90 nmのSiO2誘電体の単位面積当たりの静電容量

    μFEは通常、最大トランスコンダクタンスを用いて計算されます。

  • ホール測定

    グラフェン上の移動度や電荷キャリア密度を抽出するためには、ホール測定が有効です。この場合、縦方向の接点間にVSDを印加し、横方向の電圧(ホール電圧)VHを測定します。VHは面外印加磁界Bによって変化し、電荷キャリアが受けるローレンツ力によって電荷キャリアが横方向の接点に偏向することで電場が生成され、VHによって測定されます(図3a参照)。

    ホールバーでの構成スキーム

    図3 a) ホールバーでのホール測定の構成スキーム。b)ISD = 10 μAで、室温および真空条件で実行された典型的なホール測定

    ホール移動度(μH)と電荷キャリア密度(nH)は、以下のようにして算出されます。

    式3

    ここで、RHはホール係数です。

    式4

    最終的に、移動度は次のように計算することができます。

    式5

GRFETS20

本デバイスでは、2つの電圧を同時に印加して電界効果測定を行うことができます。

  • ソース・ドレイン電圧(VSD):2つのプローブ(ソースとドレイン)の間に印加され、一方は接地されています(図4a参照)。VSDは、グラフェンチャネルを介した電荷キャリアの輸送を可能にし、それに伴うソース・ドレイン電流(ISD)が発生します。所望のISD出力を得るために、VSDを変化させることができます(図4b参照)。

    2プローブデバイスの概略図

    図4 対応する電気的測定構成を持つ2プローブデバイスの概略図、および室温、真空中で測定した代表的な出力曲線

  • ゲート電圧(VG):基板上のシリコン(Si)に印加(バックゲーティング)もしくはチップ上のイオン液体に印加(リキッドゲーティング)することができます。

バックゲート

シリコンへのコンタクトは、ダイヤモンドペンでチップ隅の厚さ90 nmのSiO2に傷をつけることで上面から接触させるか、またはプローブステーションチャックを使用してチップの下面から接触させるかのいずれかの方法によって行います。図5はSiにVGを印加した際に得られる典型的な伝達曲線です。このデータからグラフェンに関するいくつかのパラメータが計算できます。

代表的な伝達曲線

図5 VSD=20 mVで測定した代表的な伝達曲線(室温、真空中で測定)

グラフェンの抵抗率は通常、表面抵抗(シート抵抗)で表されます。WLはグラフェンチャネルの幅と長さを示します。

式6

電界効果移動度(μFE)は、以下の式を用いて算出することができます。

式7

ここで、

  • =dσ/dVGはトランスコンダクタンスであり、σ=1/RSです。
  • CSiO2は、厚さ90 nmのSiO2誘電体の単位面積当たりの静電容量

μFEは通常、最大トランスコンダクタンスを用いて計算されます。この計算にはグラフェン/金属界面での電圧降下が含まれており、μFEは、グラフェンチャネルの固有移動度の下限であることに注意が必要です。

液体ゲーティング

一方で、デバイスチャネルと接触するイオン液体に電圧を印加することにより、グラフェンの電荷キャリア密度を変化させることができます。この電圧の印加には、次の2つの方法があります。

  • 液体に浸漬された外部電極によって印加。Ag/AgCl電極が広く使用されています。
  • チップ中心部の非カプセル化電極によって印加。

図6(a)はAg/AgCl電極、(b)はオンチップ電極を用いた液体ゲーティングの代表的な伝達曲線を示しています。この場合、バックゲートに比べてはるかに低い液体ゲート電圧(VL)でディラック点(電流が最小値となる点)が観測されます。

液体ゲーティングした時の伝達曲線

図6 a)外部Ag/AgCl電極を使用して、リン酸緩衝生理食塩水(PBS、pH=7.3)を介してゲーティング、b)オンチップAuPd電極を使用して、PBSを介してゲーティングした時の伝達曲線

     

Publications